Stage Ingénieur : Conception d’un controlleur d’IP mixte et sa testabilité (F/M)

Contexte

Au sein de la Product Line Smart Frontend & Interface (SFI). Nos produits ciblent les applications radios aux fréquences millimétriques utilisant des technologies CMOS avancées.

L’équipe, basée à Caen, a la charge de développer ce type de composants et recherche un stagiaire de fin d’étude sur une durée de 6 mois pour faciliter la contrôlabilité et l’observabilité des prototypes d’IPs au sein des produits. Cela inclue la DFT (Design For Test) de ces IPs.

Vos missions 

Dans le cadre du développement d’une IP mixte en CMOS avancé, l’étudiant(e) prendra en charge/réalisera une ou plusieurs des missions suivantes :

• Etudier et comprendre le design du contrôleur dans sa génération actuelle, les contraintes de testabilité industrielles, ainsi que l’environnement de placement / routage de ce design.

• Proposer une solution de DFT adaptée à une IP mixte.

• Evaluer la qualité de la testabilité de cette IP mixte à travers la simulation et l’analyse de la couverture.

• Implémenter cette solution à l’aide d’une approche automatisée

• Documenter cette solution

Votre profil

• Niveau d’études : Bac + 5, dernière année d’école d’ingénieur en électronique

• Compétences requises :

• Conception numérique et/ou design FPGA

• Connaissance d’un langage parmi VHDL, Verilog, SystemVerilog

• Connaissance software (tcl, peri, python, Visual Basic, skill)

• Connaissances en DFT appréciées

• Un bon niveau d’anglais est nécessaire afin de travailler dans un environnement international.

More information about NXP in France...